

Programa de Diseño Digital Avanzado



Código:

Identificación y características de la Actividad Curricular

Carrera/s:	Ingeniería Electrónica		
Plan de Estudios:	2014	Caracter:	Electiva
Bloque/Campo:	Tecnologías Aplicadas	Área:	Sistemas Digitales
Régimen de cursado:	Cuatrimestral		
Cuatrimestre:	10º [ECA]		
Carga horaria:	64 hs / 4 hs semanales	Formato Curricular:	ECE
Escuela:	Ingeniería Electrónica	Departamento:	Sistemas e Informática
Docente responsable:	Ing. Rosa Corti		

Programa Sintético

Conceptos de diseño digital avanzado
Diseño a nivel sistema
Tecnología FPGA. Ambientes EDA
Diseño jerárquico con VHDL. IP cores
Procesadores embebidos
Herramientas de diseño para DSP en FPGA

Asignaturas Relacionadas

Previas: Sistemas Digitales II

Simultáneas Recomendadas:

Posteriores:

Vigencia desde 2018

.....
Firma Profesor

.....
Fecha

.....
Firma Aprob. Escuela

.....
Fecha

Con el Aval del Consejo Asesor:

Características Generales

Es una asignatura electiva que se ubica en el 10º semestre de la carrera, que integra y complementa los conocimientos adquiridos por los alumnos en las materias del área digital. Se trata de una asignatura de orientación tecnológica con una carga importante de trabajo en laboratorio. La actividad está centrada en el desarrollo de proyectos, utilizando una metodología de diseño a nivel sistema. Se trabaja haciendo uso de ambientes EDA y placas de desarrollo basadas en FPGA para la implementación de los diseños.

Objetivos

- a) Conocer y aplicar metodologías de diseño de sistemas digitales con alto nivel de abstracción.
- b) Aplicar conceptos de codiseño Hardware/Software.
- c) Adaptar e incorporar IP cores de distintas funcionalidades en los diseños, apuntando a la modularización y reuso de recursos.
- d) Ser capaz de personalizar, programar e integrar procesadores embebidos en SoC.
- e) Utilizar ambientes de diseño de sistemas digitales asistidos por computadora (IDE, EDK, System Generator/Matlab).
- f) Ser capaz de implementar proyectos sobre placas de desarrollo basadas en dispositivos de lógica reconfigurable.

Contenido Temático

UNIDAD I: CONCEPTOS DE DISEÑO DIGITAL AVANZADO

- 1.1. Los HDL en el diseño digital
- 1.2. Niveles de abstracción
- 1.3. Diseño a nivel RT
- 1.4. Máquina de Estado Finito. Modelo Control / DataPath
- 1.5. Diseño a nivel sistema
- 1.6. Sistemas embebidos - SoC
- 1.7. Técnicas de verificación del diseño
- 1.8. Guías para síntesis

UNIDAD II: PLATAFORMA DE TRABAJO

- 2.1. Field Programmable Gate Arrays (FPGA): Arquitecturas
- 2.2. Placas de desarrollo
- 2.3. Ambientes de desarrollo

UNIDAD III: DISEÑO JERÁRQUICO CON VHDL

- 3.1. Descripción estructural
- 3.2. Parametrización del diseño
- 3.3. Bibliotecas y paquetes
- 3.4. Módulos de propiedad intelectual (IP cores)

UNIDAD IV: MÓDULOS IP

- 4.1. Cores de hardware
- 4.2. Cores de software
- 4.3. Personalización e incorporación al diseño

UNIDAD V: PROCESADORES EMBEBIDOS

- 5.1. Codiseño HW / SW
- 5.2. PicoBlaze
 - 5.2.1. Arquitectura
 - 5.2.2. Set de instrucciones
 - 5.2.3. Entorno de programación y debug
- 5.3. Microblaze
 - 5.3.1. Arquitectura base
 - 5.3.2. Ambiente EDK

UNIDAD VI: HERRAMIENTAS DE DISEÑO PARA DSP EN FPGA

- 6.1. Implementación de diseños a nivel sistema
 - 6.1.2. Filtros digitales
 - 6.1.3. FFT, inventariado
- 6.2. Cosimulación Hardware / Software. Hardware in the Loop.
- 6.3. Analizadores lógicos embebidos

Modalidades de enseñanza-aprendizaje

En el marco del paradigma constructivista, el modelo propuesto pone especial énfasis en los conocimientos previos que el alumno posee. Tener en cuenta este aspecto es fundamental para llevar a la práctica la estrategia didáctica. El accionar posterior estará orientado por esta premisa: relacionar lo que se enseña con la estructura cognoscitiva del que aprende. Creemos que la forma más significativa del aprendizaje se da cuando las nuevas ideas se relacionan subordinadamente con ideas relevantes de mayor nivel de abstracción, generalidad e inclusividad. Las estrategias didácticas consistirán en ordenar el proceso de los obstáculos que deberá superar el alumno en la búsqueda del saber, teniendo en cuenta los procesos psicológicos de construcción y la estructura lógica de la disciplina. En las clases donde los contenidos predominantes sean conceptuales, se usará la técnica expositiva mixta (computadora y cañón de proyección). Los contenidos de tipo metodológicos y actitudinales serán desarrollados con resolución de problemas, diseño y actividades de proyecto con implementación circuital en placas de desarrollo en grupos de 2 alumnos.

Actividades de Formación Práctica

La asignatura incluye una importante carga de trabajo en laboratorio con distintas modalidades:

- Trabajos Prácticos Obligatorios: Se forman grupos de dos alumnos que abordan dos TP consistentes en el análisis, modelado e implementación en placas de desarrollo de sistemas digitales de mediana - alta complejidad. El primero se enfoca en la aplicación del modelo Control / Paso de datos y el segundo en la utilización de IP cores, en un diseño a nivel sistema. Al finalizar el desarrollo los alumnos deben comunicar el trabajo realizado por medio de un informe escrito. La metodología de trabajo con que se encarar es la siguiente: Se entrega a cada equipo un problema y los entornos de desarrollo requeridos para su resolución. Dichos entornos se encuentran también instalados en laboratorios de la FCEIA a los que los estudiantes tienen libre acceso. Además, la plataforma hardware necesaria para la implementación y prueba de los diseños queda disponible para uso de los alumnos en las clases de laboratorio y consulta
- Laboratorios: Se abordan tres laboratorios, los dos primeros sobre verificación de circuitos mediante las herramientas ChipScope y Hardware-in-the Loop y el tercero que aborda la personalización de periféricos para procesadores embebidos en FPGA.
- Prácticas complementarias: Se propone a los alumnos la implementación de cuatro diseños: MEF, UART, PicoBlaze y controlador de LCD.

Evaluación

La modalidad de dictado de la materia permite la aplicación de un método de evaluación continua, al que se le agregan dos instancias formales:

-Trabajos prácticos: Permiten evaluar la capacidad para analizar, diseñar, simular por software e implementar en placas de desarrollo proyectos de sistemas digitales. La evaluación se realiza en dos etapas: Durante las clases de laboratorio y de consulta, donde puede hacerse un seguimiento del trabajo del equipo, y durante la evaluación final del TP. Los docentes pueden valorar no sólo aspectos cognitivos del grupo, sino también la capacidad de trabajo en equipo, organización y colaboración para la solución de problemas y elaboración de informes escritos. También se evalúan habilidades individuales respecto a conocimiento de los temas relacionados, manejo de los ambientes de programación y comunicación oral en la defensa de la solución propuesta.

Evaluación final: Cada alumno aborda en forma individual la solución de un problema sobre la plataforma de trabajo. El desarrollo de esta actividad, permite evaluar en forma global los conocimientos adquiridos por parte de los alumnos durante el desarrollo de la asignatura.

Para aprobar la asignatura es necesario:

- a) Aprobar los dos trabajos prácticos
- b) Aprobar la evaluación final.
- c) 80% de asistencia a las clases de práctica y laboratorio.

Distribución de la carga horaria

Presenciales

Teoría		20 hs
Práctica	Experimental de laboratorio	12 hs
	Experimental de Campo	hs
	Resolución de Problemas y Ejercicios	10 hs
	Problemas abiertos de ingeniería	10 hs
	Actividades de Proyecto y Diseño	12 hs
	Práctica Profesional Supervisada	hs
	Total	64 hs
Evaluaciones		6 hs
	Dedicadas por el alumno fuera de clase	60 hs
	Preparación Teórica	20 hs
	Preparación Práctica	30 hs
	Elaboración y redacción de informes, trabajos, presentaciones, etc.	10 hs

Bibliografía básica

- Diseño digital, principios y prácticas. John Wakerly . 3º Edición. Ed. Prentice Hall, 2006.
- VHDL. Lenguaje para síntesis y modelado de circuitos. Fernando Pardo Carpio. 3º Edición. Ed. Ra-Ma S. A. 2011.
- FPGA-based Implementation of Signal Processing Systems. Roger Woods, John McAllister, Gaye Lightbody, Ying Yi . Ed. Wiley, 2017.
- Diseño de sistemas digitales con VHDL. Santiago Fernández Gómez, Enrique Soto Campos, Serafín Pérez López, Santiago Fernández Gómez, Enrique Soto Campos, Serafín Pérez López. Ed. Paraninfo, 2006.

- RTL hardware design using VHDL. Coding for efficiency, portability, and scalability. Pong P. Chu. Ed. Wiley-Interscience, 2006.

Bibliografía complementaria

- VHDL-2008 Just the New Stuff. Peter Ashenden, Jim Lewis. 1º Edition. Ed. Morgan Kaufmann, 2008.
- Síntesis de circuitos digitales: un enfoque algorítmico. Jean Paul Deschamps, Ed. International Thomson Publishing, 2002.
- MicroBlaze Microcontroller Reference Design User Guide. Xilinx.
https://www.dsi.fceia.unr.edu.ar/downloads/DDA/ug133_Microblaze.pdf
- PicoBlaze 8-bit Embedded Microcontroller User Guide for Spartan-3, Spartan-6, Virtex-5, and Virtex-6 FPGAs. Autor: Ken Chapman, Xilinx, 2010.
http://www.xilinx.com/support/documentation/ip_documentation/ug129.pdf
- System Generator for DSP User Guide. Xilinx.
http://www.xilinx.com/support/documentation/sw_manuals/sysgen_user.pdf
- System Generator for DSP Reference Guide. Xilinx.
http://www.xilinx.com/support/sw_manuals/sysgen_ref.pdf
- Spartan-3 Starter Kit Board User Guide. Xilinx.
http://www.xilinx.com/support/documentation/boards_and_kits/ug130.pdf
- Spartan-3E Starter Kit Board User Guide. Xilinx.
<http://www.digilentinc.com/Data/Products/S3EBOARD/S3EStarter/ug230.pdf>

Recursos web y otros recursos

Sitio de la asignatura:

<https://www.dsi.fceia.unr.edu.ar/index.php/docencia/asignaturas/area-digital/disenio-digital-avanzado-electronica>

Sitio de la asignatura en el Campus Virtual DSI/FCEIA:

<https://www.campus.dsi.fceia.unr.edu.ar/>

Cronograma de actividades

Semana	Unidad	Tema	Actividad
1	2	FPGA: Estado actual de la tecnología. Arquitecturas	Presentación de la asignatura. Clase teórica-conceptual. Encuesta anónima de conocimientos previos.
2	1 y 3	Diseño jerárquico. Descripción estructural.	Clase teórica-conceptual. Resolución de problemas. Simulación.
3	1,2 y 3	Placas de desarrollo. MEF. Modelo MEFD	Clase teórica-conceptual. Trabajo en laboratorio. Presentación TP1
4	4 y 5	IP cores: Procesadores embebidos en FPGA. Picoblaze.	Clase teórica-conceptual. Resolución de problemas. Trabajo en laboratorio – TP1.
5	1 y 5	Vectores de test. Picoblaze.	Resolución de problemas. Trabajo en laboratorio – TP1.
6	4	IP cores: DCM. UART.	Clase teórica-conceptual. Trabajo en laboratorio. Evaluación TP1
7	4 y 5	IP cores: controlador LCD. Codiseño HW/HW	Clase teórica-conceptual. Resolución de problemas. Trabajo en laboratorio
8	1 y 4	ChipScope. Módulos de comunicación	Clase teórica-conceptual. Resolución de problemas. Trabajo en laboratorio. Presentación TP2

		procesadores embebidos	
9	1, 4 y 5	Verificación del diseño. Integración de IP cores	Trabajo en laboratorio – TP2.
10	1, 4 y 5	Verificación del diseño. Integración de IP cores	Trabajo en laboratorio – TP2.
11	6	System Generator. Implementación de filtros en FPGA.	Clase teórica-conceptual. Resolución de problemas. Trabajo en laboratorio.
12	6	Hardware in the loop	Clase teórica-conceptual. Resolución de problemas. Trabajo en laboratorio. Evaluación TP2
13	5	Microblaze. Plataformas HW y SW. Ambiente SDK	Clase teórica-conceptual. Trabajo en laboratorio
14	5	Microblaze. Periféricos personalizados: DAC	Clase teórica-conceptual. Trabajo en laboratorio
15	5	Microblaze. Periféricos personalizados: ADC	Trabajo en laboratorio
16			Evaluación Individual